理解ATE SPI (串行外设接口)

理解ATE SPI (串行外设接口)

大多数Maxim® ATE设计都采用了一个串行接口，以便从外部控制器件。这种串行接口正在成为一种重要且非常有用的功能，但也可能是较难理解的部分之一。本应用笔记介绍了Maxim ATE SPI™接口，并阐述了系统架构设计方法。从时序图可以看出如何对该接口进行编程。

串行外设接口(SPI)的基础

Maxim ATE串行接口架构

单元和信号

8位移位寄存器

图2所示为标准移位寄存器，它具有8个寄存器位(SRBIT0至SRBIT7)。数据(DIN)在SCLK的上升沿移入，移入所有8位数据需要8个时钟信号。数据在第8个时钟周期的下降沿移出(DOUT)。CS\也是移位寄存器单元的一个输入。

控制信号译码

8位锁存器

提供两级或两组完全相同的锁存器。该示例采用8位锁存器(SRBIT0至SRBIT7)。锁存器为透明传输，在锁存时钟输入的下降沿将输入数据传递至输出。锁存器输出在锁存时钟的上升沿保持或锁存数据。输出保持锁存状态，直到锁存器时钟输入变为低电平。第1级锁存器的时钟信号为SCLK、CS\和控制位的译码信号。第2级锁存器的时钟信号为LD\信号。

控制信号线

控制信号线为第2级锁存器输出。它们作为数字控制信号控制器件的内部功能或工作模式。

“低电平有效”

工作原理

下文所示时序对应于图2和图3所示的SPI示例。该设计中，选择在时钟的上升沿将信号移入器件，也可以使用下降沿。数据按照从MSB (最高有效位)至LSB (最低有效位)的顺序移入，也可以从LSB至MSB移入，如本应用所示。

在SCLK的上升沿将数据移入移位寄存器。 DIN数据经过8½个时钟周期后，在SCLK的下降沿从接口(通过DOUT)移出。 CS\由SCLK触发控制。在低电平有效的CS\下降沿将数据传递至第1级锁存器，并在CS\的上升沿锁存至第1级。如果CS\保持为高电平，数据仅传送至DOUT，不会出现在第1级锁存器。 与LD\控制信号异步加载第2级锁存器。如果LD\保持为逻辑高电平，则第1级缓存输出不会传递到第2级缓存输出。若LD\保持为低电平，第1级缓存输出将直接通过第2级锁存器。在LD\控制信号的上升沿锁存第2级输出。 RST\将把串行接口控制信号复位到默认状态。 图3所示为所有串行接口输入、输出的详细时序。

SPI接口的主/从配置

有三种方法实现主/从配置：

一主一从，如图4所示。 一主多从，采用菊花链拓扑结构，如图5所示。该方法的优势在于： 主器件仅需要一个片选引脚。 以菊花链形式将DOUT引脚连接至下一个从器件的DIN；最后一个从器件的DOUT返回至主器件DIN端口进行读取。 该方法的缺点是： 每个从器件没有独立控制信号。 DATA字较长。 由于必须在触发片选信号之前更新所有从器件，所以更新速度较慢。 一主多从，每片从器件都有其各自的片选引脚，如图6所示。该方法的优势在于： 每个从器件均可独立控制。 工作速率较快。 缺点是： 如果DOUT不能处于高阻态，则不能回读数据。

常见的SPI错误

总结

从6个基本信号的角度介绍了Maxim ATE SPI串行接口的基本工作原理和时序，它们分别为：SCLK、CS\、DIN、RST\、LD\和DOUT。RST\和LD\可选。即使不同电路之间的结构会有所调整，但这6个信号的时序定义了SPI接口的外部工作特性。本文结合6个基本信号，以8位字、双缓存接口为例介绍了SPI的工作原理。该接口是Maxim ATE产品遵循的拓扑结构。查看每个器件的数据资料可以了解不同接口的差异和增强功能，但所有接口都遵循本文所述时序。充分理解本文给出的示例有助于您解读、理解Maxim的许多ATE串行接口。*注：后缀“\” (例如：CS\、LD\、RST\)表示这些引脚为低电平有效。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。