IIS接口的FPGA实现

IIS接口的FPGA实现

1 基本原理

1.1 系统方案

1.2 IIS和UDA1341TS简介

地址模式下由主器件按标准时序送出8位地址，其中高6位表示UDA1341TS芯片地址000101，最低2位选择要访问的该芯片内部寄存器，分别是DATA0、DATA1和STATUS，由此产生下面的3种寄存器操作模式。

(2)DATA0操作模式又分为两种：直接地址模式和扩展地址模式。数据最高2位非‘11’时为直接地址模式，在这种模式下，可以直接控制音量、低音增强、高音增强、峰值检测位置、去加重、静音等功能;数据最高2位为‘11’时为扩展地址模式，可以通过3位选择6个5位的扩展寄存器，分别控制通道混合增益、MIC灵敏度、自动增益控制、输入放大器增益器等。

(3)DATA1操作模式用于读取音频数据重放时的峰值电平。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。