基于FPGA的EnDat接口编码器数据采集设计

基于FPGA的EnDat接口编码器数据采集设计

一概述

二EnDat接口介绍

1.EnDat接口的特点

★高性能低成本：通用的接口适用于所有的增量和绝对式编码器，更经济的电能消耗，小的尺寸和紧凑的连接方式，快速系统配置，零点可根据偏置值浮动。

★更好的信号质量：编码器内部特别的优化提高了系统精度，为数控系统提供更好的轮廓精度。

★提高了系统的安全性：两个独立的位置信息及错误信息位，数据的校验和及应答。

★适用于先进的技术发展：（高的分辨率、短的控制周期，最快16M时钟，安全设计理念）适用于直接驱动技术。

图1EnDat接口编码器数据采集原理图

2.EnDat2.2编码器性能的提高

★传输位置值与附加信息可同时传输：附加信息的类型可通过存储地址选择码选择。

★编码器数据存储区域包括编码器制造商参数、OEM厂商参数、运行参数、运行状态，便于系统实现参数配置。

★EnDat2.2编码器实现了全数字传输，增量信号的处理在编码器内部完成（内置14Bit细分），提高了信号传输的质量和可靠性，可实现更高的分辨率。

★更宽的电压范围（3.6～14V）和传输速率（16M）。

3.时序和OEM数据存储

在计算出了绝对位置值后（tcal——-见图2），从起始位开始编码器向后续电子设备传输数据，后续的错误位F1和F2（只存在于EnDat2.2指令中）是为所有的监控功能和故障监控服务的群组信号，他们的生成相互独立，用来表示可能导致不正确位置信息的编码器故障。导致故障的确切原因保存在“运行状态”存储区，可以被后续电子设备查询。

从最低位开始，绝对位置值被传输，数据的长度由使用的编码器类型决定。传输位置值所需的时钟脉冲数保存在编码器制造商的参数中。位置值数据的传输以循环冗余检测码结束。

图2无附加信息的位置值传输

位置值如果带附加信息，紧接在位置值后的是附加信息1和2，他们也各以一个CRC结束。附加信息的内容由存储区的选择地址决定，然后在后面的采样周期里被传输。在后续的传输中一直传输该信息，直到新的存储区被选择。在数据字的结尾，时钟信号必须置高电平。10us到30us或1.25us到3.75us（EnDat2.2可编程的恢复时间tm）后，数据线回到低电平，然后，新的数据传输可在新的时钟信号下开始。

图3带附件信息的位置传输

同时，编码器为参数提供了不同的存储区，它们可以被后续电子设备读取，这些区域可以被编码器制造商、OEM厂商甚至最终用户写入。一些特定的区域是可以被写保护的。不同系列的编码器支持不同的OEM存储区和不同的地址范围。因此，每一个编码器必须读取OEM存储区的分配信息。基于此原因，后续电子电路应基于相对地址编程，而不能使用绝对地址。

三EnDat接口后续电子设备的电路设计方案

四FPGA+软件宏

图4FPGA模块图

图5编码器和后续电路连接模块图

海德汉公司的EnDat接口在很多行业已得到广泛的应用，现在它又被提升到崭新高度。双向EnDat2.2接口的时钟频率现已提高到16MHz，能满足直接驱动这类高动态性能要求的应用，特别是电子工业的应用，时钟频率从8MHz提高到16MHz不仅将大大缩短读取位置信息所需时间，还可以大幅缩短控制环的周期。同时简单、经济的系统设计为客户提供了方便，强大的功能和通用性及具有前瞻的安全设计理念引导编码控制技术不断向前发展.

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。