基于VHDL的SDRAM接口设计

基于VHDL的SDRAM接口设计

1 任务背景

2 SDRAM简介

SDRAM具有多种工作模式，内部操作是一个非常复杂的状态机。SDRAM的管脚分为以下几类：

(2)地址：时分复用管脚，根据行/列地址选择管脚控制输入地址为行地址或列地址;

根据输入命令，SDRAM状态在内部状态间转移。内部状态包括：①模式寄存器设置状态;②激活状态;③预充状态;④写状态;⑤读状态;⑥自动刷新状态;⑦自我刷新状态;⑧节电状态。

3 SDRAM接口状态机设计

根据系统的要求，采用固定型号SDRAM，我们对SDRAM的操作进行了以下简化：

(1)存取模式，只采用突发读写数据模式，固定突发数据长度为2;

(2)DRAM读命令输入到数据输出延时时钟周期为2;

(3)不采用自动刷新模式;

(4)DRAM的初始化、节电模式由微处理器控制;

(5)DRAM为16位数据总线，RAM为32位数据总线，SDRAM进行一次突发操作，RAM进行一次读写操作，以实现速度匹配;

(6)DRAM和RAM读写地址采用递增模式，连续变化。

为充分利用SDRAM的高速存取特性，读、写时序必须仔细设计，应基本可以实现每个时钟周期进行一次数据存取。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。