基于Virtex5的PCI-Express总线接口设计

基于Virtex5的PCI-Express总线接口设计

1 PCI Express的拓扑结构

PCIE总线保留了对于PCI局部总线协议全部软件的向下兼容性，即只要是PCIE的卡都可以插到支持PCI的操作系统上使用；在硬件上，两者不兼容，PCIE取代PCI，PCI-X的并行多路总线结构，采用一种串行、点到点的总线连接结构，需要的接口更少。

2 Virtex 5 Lxt PCIE Endpoint block

Virtex 5 Lxt PCIE Endpoint block具有PCI-Express的完整功能，完全符合PCIe基本规格v1.1版要求，作为FPGA内部的硬核，它是可配置的PCIe端点解决方案，大大增加设计的灵活性，降低设计的RNE费用，并且支持1x，2x，4x或8x通道的实现，为系统的功能扩张提供了有效途径；带有内置PCIe端点模块的Virtex-5 LXT FPGA芯片，能够被用于任何一种外形的产品设计，如表1所示。

3 总线接口设计实现

3.1 接口硬件设计

接口硬件主要由主控FPGA模块，电源管理模块，DDR高速缓存模块、和时钟管理模块组成。硬件结构框图如图3所示。

FPGA是整个设计的最关键部分，主要实现：PCI-Express硬核；在硬核的用户接口和传输接口实现PCI-Express传输本地总线的时序逻辑；并且在其内部完成DDR控制时序逻辑。FPGA是PCI-Express接口和DDR内存单元数据传输的通道。这里选择XilinxVirtex5系列FPGA中的V5LX50T芯片，封装形式为FFGll36。

DDR是比较常用的高速缓存单元，这里选择使用现代公司的HY5DU56822DT-D4，在PCI-Express传输过程中，对时钟的稳定性要求很高；Virtex5 FPGA内部的CMT模块的时钟综合处理能力可能达不到预想的效果，这里使用专门的时钟管理单元提供时钟，选择的是ICS874003芯片，通过FPGA管脚控制其时钟综合的效果。

3.2 软件设计

在实现PCI-Express数据传输过程中，构建数据传输流程如图4所示。

数据从PC内存通过PCI-Express接口向下传输到FPGA内部，FPGA内部DDR控制逻辑再将数据传输到的DDR内存芯片中存储，向下传输完毕后，FPGA内部逻辑从DDR芯片中将存储的数据读出，并且给每个数据按字节加‘1’，然后通过PCI-Express接口，再将数据传输回PC内存，PC内存程序对数据进行校验。

4 结 语

Virtex5系列FPGA芯片内嵌PCI-Express End-point Block硬核，为实现单片可配置PCI-Express总线解决方案提供了可能。基于Virtex5 FPGA的PCIExpress设计实现方式简单、配置灵活，适合于各种应用领域，降低了设计成本，缩短了产品上市时间，保证了产品的功能性和易用性，开创了高效率PCI Express开发的新时代。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。