加速器一致性接口

加速器一致性接口

【简介】

非一致性传输直接经过SCU，出现在AXI主机接口保持不变。

ACP从机的一致性传输到AXI主机会变为或多或少传输，一些属性会随之变化。

【ACP请求】

ACP一致性读请求：当ARUSER[0] == 1，ARCACHE[1] ==1，同时ARVALID有效时，产生ACP一致性读请求。这时，SCU强制一致性。

当ARUSER[0] == 0 或ARCACHE[1] ==0，同时ARVALID有效时，产生ACP非一致性读请求。这时SCU并不强制一致性，读请求直接传递到可用的SCU AXI master口通向L2 Cache控制器或OCM。

ACP一致性写请求：当AWUSER[0] == 1且AWCACHE[1] == 1，同时AWVALID有效时，产生ACP一致性写请求。这时SCU强制一致性，当数据存在于某个Cortex-A9处理器中时，PS区域逻辑首先清除并invalidate相应CPU的数据。当数据不在任一个CPU，或者当已经清掉、invalidate，则写请求通过某个Cortex-A9处理器的AXI主机接口发起到L2 Cache或主存。

当AWUSER[0] ==0 或AWCACHE[1] ==0，同时AWVALID有效时，产生ACP非一致性写请求。这时SCU不强制一致性，写请求直接传递到某个可用的SCU AXI master port。

【ACP的限制】

一致性访存不允许互斥访问；

一致性访存不允许锁定访问；

写传输，以length = 3, size = 3, 写选通11111111会引起CPU cache line破坏；

通过ACP连续访问OCM可能会饿死其他AXI主机；限制burst size小于8 x 64bit字。

【参考文献】

Zynq-7000 EPP TRM(UG585)

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。