8255接口芯片的引脚图及引脚功能的详细资料概述

网友投稿 948 2022-10-31

8255接口芯片的引脚图及引脚功能的详细资料概述

PA3-- 1 40 --PA4
PA2-- 2 39 --PA5
PA1-- 3 38 --PA6
PA0-- 4 37 --PA7
RD-- 5 36 --WR
CS-- 6 35 --RESET
GND-- 7 34 --D0
A1-- 8 33 --D1
A0-- 9 32 --D2
PC7-- 10 31 --D3
PC6-- 11 30 --D4
PC5-- 12 29 --D5
PC4-- 13 28 --D6
PC0-- 14 27 --D7
PC1-- 15 26 --VCC
PC2-- 16 25 --PB7
PC-- 17 24 --PB6
PB0-- 18 23 --PB5
PB1-- 19 22 --PB4
PB2-- 20 21 --PB3

8255引脚图

8255引脚功能说明:

PA0~PA7:端口A输入输出线,一个8位的数据输出锁存器/缓冲器, 一个8位的数据输入锁存器。

PB0~PB7:端口B输入输出线,一个8位的I/O锁存器, 一个8位的输入输出缓冲器。

PC0~PC7:端口C输入输出线,一个8位的数据输出锁存器/缓冲器, 一个8位的数据输入缓冲器。端口C可以通过工作方式设定而分成2个4位的端口, 每个4位的端口包含一个4位的锁存器,分别与端口A和端口B配合使用,可作为控制信号输出或状态信号输入端口。

RD:读信号线,当这个输入引脚为低电平时,允许8255通过数据总线向CPU发送数据或状态信息,即CPU从8255读取信息或数据。

WR:写入信号,当这个输入引脚为低电平时,允许CPU将数据或控制字写8255。

D0~D7:三态双向数据总线,8255与CPU数据传送的通道,当CPU 执行输入输出指令时,通过它实现8位数据的读/写操作,控制字和状态信息也通过数据总线传送。

版权声明:本文内容由网络用户投稿,版权归原作者所有,本站不拥有其著作权,亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容,请联系我们jiasou666@gmail.com 处理,核实后本网站将在24小时内删除侵权内容。

上一篇:GFS分布式文件系统
下一篇:java设计模式七大原则之开闭原则示例详解
相关文章

 发表评论

暂时没有评论,来抢沙发吧~