JESD204B的广泛应用与串行LVDS接口概述

JESD204B的广泛应用与串行LVDS接口概述

图1：使用JESD204A/B接口的典型高速转换器至FPGA互连配置。(来源：Xilinx)

本文余下篇幅将探讨推动该规范发展的某些关键的终端系统应用，以及串行LVDS和JESD204B的对比。

应用推动对JESD204B的需求

软件定义无线电：当今的软件定义无线电技术利用先进的调制方案，可即时重配置，并极大地增加了通道带宽，提供最佳的无线数据速率。天线路径中高效、低功耗、低引脚数的FPGA至数据转换器接口对性能起着决定性的作用。软件定义无线电架构已与收发器基础设施相整合，用于多载波、多模无线网络，支持GSM、EDGE、W-CDMA、LTE、CDMA2000、WiMAX和TD-SCDMA。

1. LVDS概述

FPGA或DSP与数据转换器间数据通道和速度的大幅增长——尤其是前文讨论的那些应用——使用LVDS接口暴露出了一些问题(见图2)。现实中，差分LVDS线的带宽限制在1.0Gbps左右。在目前很多应用中，这一限制导致需要许多高带宽PCB互连，而每一处都有可能出故障。大量的走线还增加了PCB的复杂性或整体尺寸，导致设计和制造成本上升。在某些带宽需求量巨大的应用中，数据转换器接口已成为满足所需系统性能的制约因素。

图2：使用并行CMOS/LVDS带来的系统设计与互连的挑战

2. JESD204B概述

JESD204B是该规范的第三个修订版，将最大通道速率提升至12.5Gbps。JESD204B还增加了对确定延迟的支持，该功能可在接收器和发射器之间进行同步状态的通信。JESD204B还支持谐波时钟，使得依据确定相位，通过低速输入时钟获得高速数据转换器时钟成为可能。

为了在使用LVDS和多种版本JESD204串行接口规范的转换器产品间做出最佳选择，对每种接口的特性和功能进行比较会非常有用。图3以简单的表格形式对接口标准进行了对比。在SerDes级，LVDS和JESD204间显著的区别是通道数据速率：JESD204支持的每通道串行链路速率是LVDS的三倍多。当比较诸如多器件同步、确定延迟和谐波时钟等高级功能时，JESD204B是提供这些功能的唯一接口。所有通路和通道对确定延迟敏感、需要宽带宽多通道转换器的系统将无法有效使用LVDS或并行CMOS。

图3：LVDS和JESD204规范对比

本文总结

图4：JESD204具有高速串行I/O能力，解决系统PCB复杂化的挑战

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。