I2S接口概述和与DSP的连接方法

I2S接口概述和与DSP的连接方法

I2S接口概述

I2S接口硬件定义

NXP公司的I2S是一套硬件+时序规范。I2S硬件上有3个主要信号：

word select，字选择WS，又叫帧时钟LRCK，用于切换左右声道的数据。WS为“0”表示代表传输的是左声道的数据，为“1”则表示正在传输的是右声道的数据。WS的频率等于采样频率。

serial data，串行数据SD，又叫SDATA，是用二进制补码表示的音频数据。

有时为了使系统间能够更好地同步，还需要另外传输一个信号MCLK，称为主时钟，也叫系统时钟（Sys Clock），是采样频率的256倍或384倍，这个信号在后面会单独讲到。

I2S接口时序与对齐

I2S接口有着统一的硬件定义，但是数据的传输格式又各有不同，我们把他们分成三类：

I2S格式

左对齐格式，left justified

右对齐格式，right justified，也叫EIAJ或者SONY格式

这三种传输格式，基本都是相同的，不同之处在于SD数据同WS信号的对齐位置。I2S格式的信号无论有多少位有效数据，数据的最高位总是出现在WS变化（也就是一帧开始）后的第2个SCK脉冲处，见下面I2S格式图：

i2s timing

故名思议，左对齐（left justified）、右对齐（right justified)指的是数据信号对齐的方式，左对齐的时候最高位数据在第一个时钟就出现，而右对齐的时候数据最低位在最后一个时钟出现。这就是他们的本质区别。左右对齐模式随具体的芯片不同而不同，在使用的时候需要仔细阅读芯片手册。I2S允许接收端与发送端的有效位数可以不同。如果接收端能处理的有效位数少于发送端，可以放弃数据帧中多余的低位数据；如果接收端能处理的有效位数多于发送端，可以自行补足剩余的位。这种同步机制使得数字音频设备的互连更加方便，而且不会造成数据错位。

TI公司的DSP可用的I2S接口有McBSP以及McASP，两个接口大同小异，下图代表了不同模式下的DSP同I2S设备的连接关系：

TI DSP I2S connecting mode

图中，箭头代表了信号的传输方向，主模式（Master）以及从模式（Slave）的区别就在于时钟信号是由哪一边给出的。在使用的时候需要参考McASP以及McBSP的资料。在DSP上使用I2S主要分为以下几个步骤：

器件选型，确定连接模式（Slave or Master）

设计原理图，正确连接电器关系

从（往）FIFO中Put or Get 数据即可

I2S接口的MCLK作用

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。