UItraScale架构FPGA的高性能低功耗内存接口

UItraScale架构FPGA的高性能低功耗内存接口

我们可以注意到DDR4内存控制器与内存物理层被一个低延迟的接口清晰的分离开，同时这个接口也用来连接这两个模块。分离的结构让你更加的简单容易的配置每个部件，根据你想要的方式精确的运用到你设计的系统中。同样我们还注意到有一个校准标定模块附加在DDR4 内存的物理层上---以后会更多的介绍这一点。

数字物理层是建立在通信协议的最底层，是为高速内存（包括DDR4 SDRAM）操作而设计的没有协议要求的物理层解决方案。没有通信协议的束缚意味着这个物理层支持DDR4 数据传输的速率，在能够满足FPGA I/O模块所要求的灵活性和可配置型的同时可以实现低功耗。

UItraScale内存控制器也已经为DDR4 SDRAM进行了优化。优化后的内存控制器集成了DDR4 SDRAM模组的优势来提高数据总线的效率，降低数据访问延迟。此外，增强的内存控制器，采用优化的命令队列结构，这样可以通过命令重新排序的方式提高带宽效率和通过使用批处理读取和写入事项更高速度的总线数据周转。软件控制器让你能够定制页面管理算法，在你的具体的应用设计中最大化DDR4 内存的带宽。

最后，关于DDR4校准的一些注意事项。这个UItraScale内存接口解决方案适用C程序精心DDR4内存的初始化和校准信息，运行在一个小型的赛灵思MicroBlaze软核处理器上，当然当我们使用Vivado 工具的内存接口控制器（MIG）的时候，C程序和MicroBlaze软核都会自动生成。

更多关于赛灵思UItraScale架构器件DDR4的功能介绍信息，可以查看Xcell日报。“准备好DDR4-2400，需求带宽？需求低功耗？观看这个8分钟的视频吧。

© Copyright 2014 Xilinx Inc.

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。