怎样设计一种基于NIOSⅡ的ARINC429总线接口板？

怎样设计一种基于NIOSⅡ的ARINC429总线接口板？

1 引言

2 系统总体设计

3 硬件设计

3．1 ARINC429总线规范

3．3 PCI总线接口设计

（2）采用专用PCI接口电路，例如AMCC公司的AMCCS5920，PLX公司的PCI9054等。通过专用电路可以实现完整的PCI主控模块和目标模块的功能。将复杂的PCI总线接口转换为相对简单的用户接口。用户只要设计转换后的总线接口即可。专用接口电路具有较低的成本和通用性，能够有效降低接口设计的难度，缩短开发时间，并能获得较好的数据传输性能。

3．4 NIOSⅡ及外围接口电路设计

硬件设计步骤如下：

1）在SoPC Builder软件中定制CPU软核。配置CPU硬件选项，如指令缓存等；增加外围设备接口，如数据存储器RAM接口、程序存储器Flash接口、JTAG调试口、HS3282接口模块等，添加外设如PCI总线接口、Watchdog等。

2）定义处理器上电复位地址。这里指定复位地址为外部Flash。系统在复位后会自动从外部Flash将用户指令读取到片内RAM中执行。

3）添加用户自定义指令，NIOSⅡ允许用户定制多达256个自定义指令。采用自定义指令可以用硬件来实现计算量较大的指令。对于频繁调用的指令可以有效地节省运算时间。本设计中将ARINC429数据的拼接和拆分用自定义指令来实现。

4）在FPGA内完成NIOSⅡ与HS3282接口模块、NIOSⅡ与PCI总线的接口模块及复位电路等。

硬件框图如图3所示。

4 软件设计

4．1 ARINC429数据的接收与发送

4．2 NIOSⅡ软件开发

软件设计步骤如下：

1）在NIOSⅡIDE中创建软件项目，NIOSⅡIDE会根据用户在SoPC Builder中的硬件配置自动生成用户HAL系统库．如系统头文件和初始化文件等。

在FPGA产品开发中嵌入NIOSⅡ软核微处理器具有高度集成的特点。本设计不仅在FPGA内集成了一个CPU，而且集成了CPU周边的硬件逻辑和外部设备接口，以及整个系统设计的逻辑译码电路。达到高度集成的目的。本系统的特点是：

1）NIOSⅡ嵌入式微处理器成本低。开发周期短，提高了产品的性价比和研发速度。

2）采用可编程逻辑器件使系统具有可升级和可扩展性，不仅可以更改FPGA的内部设计．还可以对NIOSⅡ的软件进行更新升级，灵活地满足不同的需求。

5 结束语

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。