基于FPGA 的嵌入式系统程序开发实现对AＲM 接口通信控制模块、芯片驱动模块的程序设计

基于FPGA 的嵌入式系统程序开发实现对AＲM 接口通信控制模块、芯片驱动模块的程序设计

1 数字存储示波器的总体设计方案

数字存储示波采用双处理器( AＲM + FPGA) 的嵌入式系统设计方案［2］，AＲM 内嵌WINCE 操作系统，整个采样系统主要在FPGA 里完成，从功能的角度分成采样信息处理子系统与采样控制子系统，本文着重介绍采样控制子系统的驱动部分，由AＲM 接口控制模块与芯片驱动模块组成。如图1 所示:

2 系统驱动模块设计

2. 1 AＲM 接口通信控制模块设计 AＲM 接口通信控制模块为主要的控制模块，如图2 所示。

所以为了测量的稳定准确，需要加入FPGA 和AＲM 的接口模块。此模块是本设计的重点也是难点。其原理以下结合图2 来说明。

WHEN X"01" = ＞ IF cmd_sel = "000" THEN r_DAT_DATA_B( 7 DOWNTO 0) ＜ = cmd_data; ELSIF cmd_sel = "001" THEN r_DAT_DATA_B( 11 DOWNTO 8) ＜ = cmd_data( 3 DOWNTO 0) ; END IF; WHEN X"02" = ＞ IF cmd_sel = "000" THEN r_DAT_DATA_C( 7 DOWNTO 0) ＜ = cmd_data; ELSIF cmd_sel = "001" THEN r_DAT_DATA_C( 11 DOWNTO 8) ＜ = cmd_data( 3 DOWNTO 0) ; END IF; WHEN X"03" = ＞ IF cmd_sel = "000" THEN r_DAT_DATA_D( 7 DOWNTO 0) ＜ = cmd_data; ELSIF cmd_sel = "001" THEN r_DAT_DATA_D( 11 DOWNTO 8) ＜ = cmd_data( 3 DOWNTO 0) ; END IF; ……/ /省略 WHEN X"08" = ＞ IF cmd_sel = "000" THEN r_HC74_DAT_DATA( 7 DOWNTO 0) ＜ = cmd_data; － － ELSIF cmd_sel = "001" THEN r_HC74_DAT_DATA( 15 DOWNTO 8) ＜ = cmd_data; － － ELSIF cmd_sel = "010" THEN r_HC74_DAT_DATA( 23 DOWNTO 16) ＜ = cmd_data; END IF; / / cmd_sel［2. . 0］的后两位作为数据位数的选择，这里可选为8 位、16 位、24 位。 ……/ /省略 WHEN OTHEＲS = ＞ r_X9313_DATA ＜ = cmd_data( 4 DOWNTO 0) ; END CASE; END IF; END IF; END PＲOCESS;P

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。