如何实现PLD与AVR通信接口设计

如何实现PLD与AVR通信接口设计

1、引言

2、PLD同单片机接口设计

EPM570同单片机接口原理如图1所示。

图1 ATmega64L与EPM570接口示意图

本系统的设计思想是：在EPM570设置两个内部控制寄存器，通过单片机对两个控制寄存器的读写来完成对其它通信过程的控制。EPM570设置的两个控制寄存器，可以作内部寄存器，也可以直接映射为I/O口，根据实际需要而进行设置。

3、PLD同单片机AVR读写接口VHDL实现

PLD的设计流程[6,7]一般应包括以下几部分：

① 设计输入。可以采用原理图输入、DHL语言描述、EDIF网表读入或波形输入等方式。

③ 编译。主要完成器件的选取及适配，逻辑的综合及器件的装入，延时信息的提取。

④ 后仿真。将编译产生的延时信息加入到设计中，进行布局布线后的仿真，是与实际器件工作时的情况基本相同的仿真。

以上各步骤若出现错误现象，则需要重新回到设计阶段，修正错误输入或调整电路，在重复上述过程直到其完全满足电子系统需要。

本设计实现 的VHDL部分源码如下：

地址锁存：

写数据进程：

读数据进程：

4、仿真验证结果

图2是ATmega64L向 EPM570 写数据过程。首先，在片选信号cs为低期间，在ale信号的下降沿，锁存mcu_data上的数据到add内部地址锁存寄存器。然后，在we信号低电平时，把mcu_data (0XAA)的数据直接写到conreg1（B10101010），通过外接指示灯可以直接观察结果是否正确，当然，在实际应用中可以把数据锁存到内部寄存器中。

图2写数据0X“AA”到0地址处

图3是读数据过程。在片选信号为低期间，首先，在ale信号的下降沿，锁存mcu_data(0X01)数据到add内部地址锁存寄存器。然后，在rd信号的低电平期间，把内部寄存器地址为0X01的数据reg02（0xAA）读到mcu_data数据线上传回单片机ATmega64L。

图3 读地址为0X“01”上的数据0x“AA”并传回数据总线

从读写数据图中可以看出，ATmega64L对EPM570内部数据读写过程完全满足ATmega64L数据手册上的时序需要。关于ATmega64L的读写时序可以参考ATmega64L数据手册。

5、结语

本文实现PLD与AVR ATmega64L通信接口设计是笔者设计的一种纺织机械控制设备的一部分，经实际验证完全正确，并已投入生产。简单地修改该读写通信模块，可应用于多个CPLD或FPGA与单片机通信接口的项目中，本模块还可以根据需要扩展为16位、32位地址线的读写接口。

本文创新点：充分利用可编程逻辑器件丰富的I/O口和内部可编程逻辑资源，通过总线读写的方式通讯，使PLD和MCU的通信速度大大提高，同时也提高了嵌入式系统或是工业控制中的其他相关性能，极大提高产品的竞争力。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。