AMD的CPU架构之路

AMD的CPU架构之路

特别是第三代，妥妥的是NV-Link的初级版本，NV-Link都有了，NV-Switch还远吗，果然4代出现了。

AMD已有的HBM和3D Cache的封装技术，相对于Micro Bump省省省。等一下，这个Micro Bump不是当年Xilinx的多Die器件的成本的大头吗？

另一个千年的老问题，就是NUMA的影响。对于IF来讲，memory 和interconnection的协议相同，但是速率不同。NUMA有影响，但是有了庞大的3D cache，大家都虽然慢，但是我的cache大。

对于SDF的CC，的确有一些有意思的用法。

AMD推荐了两种refill的策略。

这个收益的确不错，毕竟AMD的cache latency 不会随着size增加而缩小。

从AMD的DataFlow 来看，更能说明问题。随着Core 的密度和memclk的提升。这个到了考验Data Farbic的时候。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。